Banca de DEFESA: WILLIAM PEDROSA MAIA
07/08/2017 14:21
O desenvolvimento de sistemas dedicados de criptografia, para aplicações que exigem baixo custo e consumo tem sido enfoque atual de pesquisas. Este trabalho aborda o projeto e análise de desempenho dos algoritmos de criptografia AES-128 (padrão NIST), PRESENT-80 e CLEFIA-128 (padrão ISO/IEC para Criptografia Leve), implementados em FPGA (Basys 3 Artix-7 – tecnologia de 28 nm), utilizando VHDL. Foram analisadas e comparadas as métricas de desempenho: área ocupada no FPGA, velocidade de processamento (Mbps), eficiência (Mbps/slice) e consumo de corrente. As métricas foram obtidas através da ferramenta de síntese e implementação em FPGA, Vivado Design Suites (Xilinx), e por meio de um protótipo de medição de corrente, que utiliza a placa sensor Adafruit INA219 (sensor da Texas Instruments) e microcontrolador Arduino Uno (Atmega328 - Atmel). Foram analisadas também a representação gráfica do consumo de corrente através do modelo matemático baseado no periodograma de Welch, aplicado sobre as variáveis de consumo de corrente durante o processo de encriptação de dados. Os resultados mostram curvas de corrente que facilitam a identificação e comparação dos algoritmos. Os dados de consumo de área, velocidade processamento e eficiência no FPGA obtiveram desempenho satisfatório, em comparação com outras implementações existentes na literatura, além de fornecer informação relevante para escolha de um algoritmo de criptografia.
SIGAA | Superintendência de Tecnologia da Informação/UFS | Telefonista/UFS (79)3194-6600 | Copyright © 2009-2024 - UFRN v3.5.16 -r19110-7eaa891a10